arm cortex a5

Cortex-A5与来自Cortex-A7、Cortex-A8、Cortex-A9以及Cortex-A15同属于Cortex-A系列处理器。ARM Cortex™-A5是性价比最高的处理器解决方案，高性能低成本并且支持双核技术。能够向最广泛的设备提供 Internet 访问：从入门级智能手机、低成本手机和智能移动终端到普遍采用的嵌入式、消费类和360百科工业设备。

中文名 arm cortex a5
外文名 arm cortex a5
内容 Cortex-A系列处理器
优点高性能低成本并且支持双核技术

简介

　　Cortex-A5与Cor秋写神再权操tex-A7、Cortex-A8、Cortex-A9以及Cortex-A来自15同属于Cortex-A系列处理器。ARM Cortex™-A5是性价比最高的处360百科理器解决方案，高性能低成本并无源散型降香会才亚给且支持双核技术。能够向最广泛的设备提供 Internet 访副客解底面进条问:从入门级智能手机、低成本手机和智能移动终动质误清顺端到普遍采用的嵌入渐害于微掌八确来茶属保式、消费类和工业设备。

性能规格参数

ARM Cortex-A5 性能、功耗和面积
	TSMC 40LP	TSMC 40G
工艺类型/额定件汉般电压	低泄漏，1.1V	性能，观假抗东1.0V
性能或频率优化	频率	频率
频率	530~600 MHz	>1GHz
面积，不包奏结束内免苗括 RAM/高速缓存	0.27mm2	0.27mm2
面积(带 16K/16K 高速缓存)	0.53mm2	0.53mm政北乐2
面积(带 16K/16K 高速缓存 + NEON)	0.68mm2	0.68mm2
动态功耗	0.12 mW/MHz	<0.08mW/MHz
能效	13 DMIPS/mW	>20 DMIPS/m异识间令啊W

　　内核面积、频率范围和功耗主要取决于工艺、库和优化情况。

　　上面引述的数字说明了使用通用工艺技术、ARM 标准单元库和 RAM 的合成段机点内核的性能。

　　ARM 高性能 SC12 逻辑库和性能 RAM

　　频率优化

　　8关型刚你品北扩5% 使用率

　　慢硅/Vdd-10% (1.0V)/125C 情况下的频率

　　10% OCV 和 50ps 时钟偏差

　　标准硅/Vdd (1.1V)/25C 情况下的功耗

　　所有额定电压晶体管

Cortex-A5
体系结构	ARMv7-A Cortex
Dhrystone 性能	每个内核 1.57 DMIPS/MHz
多核	1-4 足迅思华月影绿亚告个内核　　还提供单核版本
ISA 支持	ARM 　　Thumb®-怎生查一引施货统存井数2 / Thumb 　　DSP & SIMD 扩展　　VFPv3 浮点(可选) 　　NEON™ 高级 SIMD (可选) 方等松维字车受难排　　Jazelle® DBX 和 RCT
内存管理	ARMv7 内存管理单元
调试秋和跟踪	CoreSight™ DK-A5

Cortex-A5 主要功能
Thumb-2 技术	可为传统 ARM 代码提供最高性能，对于存储指令占用的内存，最多可节省 30酸垂况名提甲% 的空间。
TrustZone® 技术	确保安全应用的可靠实现，适合从数字版权管理到电子支付等应用。开磁获得技术和行业合作伙伴的广泛支持。
NEON 媒体处理引擎 (MPE)	可选 Cortex-A5 NEON 可提供 Cortex-A5 浮点单元的性能和功能以及 ARM NEON 高级 SIMD 指令集实现，以便进一步提高媒体和信号处理功能的速度。　　MPE 扩展 Cortex-A5 浮点单元 (FPU)，提供一个附加寄存器集，在 8 位、16 位和 32 位整型以及 32 位浮点数据类型的基础上支持一组丰富的 SIMD 操作。
浮点单元 (FPU)	可选 Cortex-A5 FPU 是具有 16 个双精度寄存器的 ARM 矢量浮点 v3 体系结构 (VFPv3-D16) 的实现。该单元提供浮点计算功能，符合 ANSI/IEEE 标准 754-1985、二进制浮点运算的 IEEE 标准 (IEEE 754)。　　FPU 支持 VFPv3 体系结构中的所有数据处理指令和数据类型，完全支持单精度和双精度加法、减法、乘法、除法、乘累积和平方根运算。它还提供定点和浮点数据格式之间的转换以及浮点常数指令。
Jazelle RCT 和 DBX 技术	最多可使即时生产 (JIT) 和提前编译的字节码语言的代码大小缩小 3 倍，同时还支持 Java 指令的直接字节码执行，以便提高传统虚拟机的速度
可配置 L1 高速缓存	可在 4-64K 范围内单独配置功率优化的 L1 指令和数据高速缓存。提供了ARM SRAM 的优化实例。
高性能AXI总线	Cortex-A5 实现支持多个未决事务的 64 位统一 AXI 总线，具有超过 ARM1176JZ-S 的 3 倍内存带宽。
先进的多核技术
侦测控制单元 (SCU)	SCU 是 ARM 多核技术的中央智能单元，负责管理互连、仲裁、通信、高速缓存之间的传输和系统内存传输、高速缓存一致性以及支持所有多核技术的处理器的其他功能。　　Cortex-A5 MPCore 处理器也向其他系统加速器和非缓存 DMA 驱动的主外设公开这些功能，以便通过共享对处理器高速缓存层次结构的访问来提高性能并降低系统范围内的功耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。
加速器一致性端口 (ACP)	SCU 上的此 AMBA® 3 AXI™ 兼容的辅助接口为各种系统主机提供了一个互连点，出于总体系统性能、功耗或软件简化的原因，这些接口更易于直接连接 Cortex-A5 MPCore 处理器。　　该接口可用作标准的 AMBA 3 AXI 辅助接口，它支持所有标准读写事务，而对连接的组件没有任何其他一致性要求。不过，针对一致的内存区域的任何读事务都会与 SCU 交互，以测试所需信息是否已存储在处理器的 L1 高速缓存内。如果存储在其中，则会将其直接返回到请求组件。如果未存储在 L1 高速缓存中，则在最后转发到主内存之前还有机会存储在 L2 高速缓存中。　　对于针对任何一致的内存区域的写事务，在将写入数据转发到内存系统之前，SCU 会强制其保持一致性。此外，此事务还可分配到 L2 高速缓存，从而消除直接写入对芯片外内存产生的功率和性能影响
通用中断控制器 (GIC)	实现最近标准化的、基于架构的 ARM 中断控制器后，GIC 提供了一种强大且灵活的方式，用来进行处理器间通信以及路由系统中断和确定其优先次序。在软件控制下，最多支持 224 次独立中断，每次中断均可在 CPU 之间分布，经过硬件确定优先级，然后在操作系统和 TrustZone 软件管理层之间路由。借助半虚拟化管理器，此路由灵活性以及支持虚拟化操作系统中断这一特性赋予了增强解决方案功能所需的其中一个主要功能。

主要特点

概述

　　Cortex-A5 处理器可为现有 ARM926EJ-S™ 和 ARM1176线乎虽浓哪额东报参义JZ-S™ 处理器设计提供很有价值的迁移途径。它可以获得比 ARM1176JZ-S 更好的性能，比 ARM926EJ-S 更好的功效和能效以及 100% 的 Cortex-A 兼容性。

　　这些处理器向来自特别注重功耗和成本的应用程序提供高端功能，其中包括:

　　多重处理功能，可以车互资获得可伸缩、高能效性能

　　用于媒体和信号处理的可选浮点或 NEON™ 单元

　　与 Cortex-A8、Cortex-A9 和经典 ARM 处理器的完全应用兼容性

　　高性能内存系统，包括高速缓存和内存管理单元

应用

　　360百科Cortex-A5 是为以下应用领域而设计的:需要在极低功耗情况下对高级操作系统进行虚拟内存管理。

产品类型	应用
手机	入门级智能手机后我茶台给依、特色手机、移动支付、音频
家庭/消费	数字电丝客视、DVD
嵌入式/工业	婷仍六名脱　MPU、智能仪表

面积和能效

　　行业领先的能效是指 Cortex-A5 可以每单位能量完成更多的工作，这意味着可以延长移动设备的电池寿命，减少燃挥类孩练输走品菜亮温散热。

　　Cortex-A5 是最小的 Cortex-A 处理器。

　　小尺寸:

　　降都低制造成本

　　允许更多低成本集成

　　减少泄漏

功耗练重力兵县确月脱师对比图

兼容性

　　Cort没前夫身ex-A5 处理器在指令以及功能方面与更高性能的 Cortex-A8、Cortex-A9 和 Cortex-A15 处理器完全兼容 – 一直到操作系统级别。 Cortex-A5 处理器还保持与经典 ARM 处理器(包括 ARM926EJ-S、ARM1176JZ-S 和 ARM7TDMI®)的向后应用程序兼容性。

arm cortex a5

简介

性能规格参数

主要特点

概述

应用

面积和能效

兼容性

相关产品

处理器

手机产品

相关推荐